一つの技術にこだわると、やがて奥がものすごく深くなっていく。
半導体の集積回路を作るには、光学レジスト材を塗布し、パターン焼き付けと現像を経て、レジスト材が消えた部分に酸性物質を浸透させ表面に刻みを付け（エッチング）、さらに様々な物質を重ねては刻んでいく。
光学式にパターンを焼き付ける方法は、広い面積でも一度の照射で済むし照射時間も一定で回路の規模や複雑さに照射時間は左右されることもないため、色々な集積回路を量産するにはピッタりだった。
しかし、集積度が上がると、色々問題が出てきた。
１．単純に集積度をあげると、絶縁体の厚さが足りず、リーク電流が増大する。
２．パターンによって焼き付けた跡にユガミやボケが目立つようになった。
３．小さいなゴミですら巨大な隕石サイズになってきた。
４．回路同士の電荷が干渉し始めた。
絶縁体の材質を変えたり、歪み補正したパターンを使ったり、２４時間掃除機をかけっぱなし（クリーンルーム自体が巨大なパック式掃除機である）にしたり・・・と、限界を超えようと力任せに色々やっているようだ。
何でも度を超せば、最初のメリットなんか吹き飛んでしまう。それが今の現状だ。
では、限界が見えてきたらどうするのか？
チップを縦に積層してみる。HBMでやってみたら結構大変だったし単価もバカにならない。
なので何度も何度もエッチングしてもズレにくいパターンを考えました！現状の１０倍も１００倍もエッチングの回数を増やしてみたいと思います。と、やってみせたがSAMSUNGのV-NANDだ。今の調子ならワンチップで1T-bit(128GB)も作れそうだと云う。
縦に長い棒状のチャネル（電極）の周囲に輪状のゲートを縦にいくつも積み重ねる方法だ。５円玉の穴に金属棒を通した構造。
これなら
１．チャネル（電極）を1階層分作る。
２．チャネルの材質と親和性の高いゲート材料を塗布すると、チャネルに集約する。
３．ゲート材料と親和性の高い絶縁材を塗布、均一に広がる。※この時にチャネルの天辺は露出しているハズ。
を何度も繰り返すとできそうだが、
４．絶縁材料と親和性が低いチャネル（電極）を1階層分 増築する。
2周目以降では下のチャネルの真上にチャネルを重ねることがとても大変そうだが、いい感じの材料の選別ができたら、最初の最初のチャネル（電極）を1階層分作る段階の精度で何階層まで重ねられるかが決まるだろう。
ＵＳＢメモリの様に中規模で低速でも良いから安価な方がいい場合にはゲート同士がくっ付いて１枚になったゲート層となり絶縁層と一緒にロール巻きしたものをロールケーキの様に裁断し、さらに縦にカットケーキの様に切り出し、最後にレーザーであけた穴にアルミニウムを圧入しコントーラーの上に盛って完成になるかもしれない。これでは、もはや電子回路とは思えないしろものだ。
※しかし、すでに誰かが特許を出願中な気がする。
やはり電気伝導率の高いアルミや銅などでちゃんとつないだ方がいいだろう。